



## HOJA DE PROBLEMAS 2: UNIDAD ARITMÉTICO-LÓGICA (ALU)

1. Se desea diseñar una unidad aritmético-lógica de 4 bits que realice las siguientes operaciones, reguladas por la señal de selección  $OP$  (2 bits):


| $OP_1$ | $OP_0$ | Operación                            |
|--------|--------|--------------------------------------|
| 0      | 0      | $X + Y$ (suma aritmética)            |
| 0      | 1      | $X - Y$ (resta aritmética)           |
| 1      | 0      | $X \text{ AND } Y$ (producto lógico) |
| 1      | 1      | $X \text{ OR } Y$ (suma lógica)      |

2. Se desea diseñar una unidad aritmético-lógica para datos de 8 bits que realice las siguientes operaciones, reguladas por la señal de selección  $S$  (3 bits):

| $S_2$ | $S_1$ | $S_0$ | Operación                                  |
|-------|-------|-------|--------------------------------------------|
| 0     | 0     | 0     | $A \text{ OR } B$ (suma lógica)            |
| 0     | 0     | 1     | $A \text{ AND } B$ (producto lógico)       |
| 0     | 1     | 0     | $A \text{ XOR } B$ (suma lógica exclusiva) |
| 0     | 1     | 1     | $A + B$ (suma aritmética)                  |
| 1     | 0     | 1     | $A \text{ NOR } B$ (suma lógica negada)    |
| 1     | 1     | 1     | $A - B$ (resta aritmética)                 |

- a) Utilizando multiplexores, sumadores binarios elementales y/o puertas lógicas, materializar una celda elemental de la UAL (celda que llamaremos  $UAL_i$ ) para datos de entrada de 1 bit. La celda  $i$  tendrá las siguientes entradas y salidas:

- Operandos de entrada (1 bit cada uno):  $a_i$  (primer operando) y  $b_i$  (segundo operando).
- Entrada de selección de operación:  $S = (S_2, S_1, S_0)$ .
- Acarreo de entrada:  $c_i$ .
- Resultado de salida:  $r_i$ .
- Acarreo de salida:  $c_{i+1}$ .



- b) Utilizando celdas  $UAL_i$ , materializar una UAL para datos de 8 bits que, además del resultado  $R$ , genere bits indicadores de resultado nulo ( $Z$ ), negativo ( $N$ ) y desbordamiento para complemento a 2 ( $V$ ).

- c) En la UAL de 8 bits, añadir la circuitería necesaria para generar las siguientes señales:
- *EQ*: es una señal que vale 1 cuando los dos operandos de entrada son iguales, y 0 en caso contrario.
  - *NE*: es una señal que vale 1 cuando los dos operandos de entrada son distintos, y 0 en caso contrario.
  - *LT*: es una señal que vale 1 cuando el primer operando es menor que el segundo, y 0 en caso contrario.
  - *LE*: es una señal que vale 1 cuando el primer operando es menor o igual que el segundo, y 0 en caso contrario.
  - *GT*: es una señal que vale 1 cuando el primer operando es mayor que el segundo, y 0 en caso contrario.
  - *GE*: es una señal que vale 1 cuando el primer operando es mayor o igual que el segundo, y 0 en caso contrario.

3. **[Ejercicio de examen]** Se desea diseñar una unidad aritmético-lógica (ALU) para datos de 4 bits ( $A = A_3A_2A_1A_0$  y  $B = B_3B_2B_1B_0$ ) expresados en complemento a 2, que realice las siguientes operaciones:

| $S_1$ | $S_0$ | Operación   |
|-------|-------|-------------|
| 0     | 0     | $A + B$     |
| 0     | 1     | $B - A$     |
| 1     | 0     | $A - B - 1$ |
| 1     | 1     | $A - B$     |

Además de los 4 bits del resultado ( $R = R_3R_2R_1R_0$ ), la ALU tendría otras 3 salidas de 1 bit:

- Bit *N*, que valdría 1 si el resultado de la operación es negativo.
- Bit *Z*, que valdría 1 si el resultado de la operación es cero.
- Bit *P*, que valdría 1 si el resultado es positivo (sin contar el cero).

Para resolver este ejercicio se ha de seguir un diseño modular de abajo arriba y se podrán utilizar puertas lógicas básicas, así como bloques combinacionales estándar, como multiplexores, sumadores completos de 1 bit, etc.

Se pide:

- Dibujar y explicar cómo sería una miniALU para datos de 1 bit que realizara las 4 operaciones posibles.
- Dibujar y explicar cómo habría que enlazar entre sí las 4 miniALUs para conseguir la ALU completa de 4 bits.

4. **[Ejercicio de examen]** Se pide diseñar razonadamente y dibujar una unidad aritmético-lógica (ALU) para 2 operandos ( $A = A_3A_2A_1A_0$  y  $B = B_3B_2B_1B_0$ ), que se encuentran expresados en complemento a 2. Las operaciones permitidas son las siguientes:


| $S_2$ | $S_1$ | $S_0$ | Operación                  |
|-------|-------|-------|----------------------------|
| 0     | 0     | 0     | $A \text{ OR } B$          |
| 0     | 0     | 1     | $A + B$ (suma aritmética)  |
| 0     | 1     | 0     | NOT $A$                    |
| 0     | 1     | 1     | Sin operación (devuelve 0) |
| 1     | 0     | 0     | $A - B$ (resta aritmética) |
| 1     | 0     | 1     | $A \text{ AND } B$         |
| 1     | 1     | 0     | $A \text{ NOR } B$         |
| 1     | 1     | 1     | NOT $B$                    |

Para realizar este ejercicio se deberán tener en cuenta las siguientes consideraciones:

- El diseño debe ser modular, con lo que habrá que diseñar primero una ALU básica para operandos de 1 bit y particularizarla según la posición que ocupe dicho bit en los operandos  $A$  y  $B$ .
- Se podrán utilizar puertas lógicas auxiliares del tamaño necesario.
- Se podrán utilizar bloques combinacionales auxiliares del tamaño necesario, como decodificadores, multiplexores, comparadores, etc.
- La suma y resta aritméticas deben realizarse obligatoriamente a partir de sumadores completos de 1 bit.
- Habrá que indicar el valor de las señales de control auxiliares.

Las salidas de la ALU son las siguientes:

- Resultado  $R = R_3R_2R_1R_0$ .
- Bit de resultado nulo  $Z$ .
- Bit de resultado negativo  $N$ .
- Bit de desbordamiento  $V$  (según corresponda en la suma y resta aritméticas).



5. Se desea diseñar una unidad aritmético-lógica para datos de 4 bits,  $A$  ( $A_3A_2A_1A_0$ ) y  $B$  ( $B_3B_2B_1B_0$ ), que realice las siguientes operaciones según la señal de control  $S$  (3 bits):

| $S_2$ | $S_1$ | $S_0$ | Operación     |                 |
|-------|-------|-------|---------------|-----------------|
| 0     | 0     | 0     | $\bar{A}$     | Lógica          |
| 0     | 0     | 1     | $\bar{A} + B$ |                 |
| 0     | 1     | 0     | $A \cdot B$   |                 |
| 0     | 1     | 1     | $A \oplus B$  |                 |
| 1     | 0     | 0     | $A + B + 1$   | Aritmética (C2) |
| 1     | 0     | 1     | $A - B - 1$   |                 |
| 1     | 1     | 0     | $-A - 1$      |                 |
| 1     | 1     | 1     | $-B + 1$      |                 |

La ALU proporciona un resultado  $R$  ( $R_3R_2R_1R_0$ ), también de 4 bits.

Hay que realizar el diseño de la ALU en un proceso de arriba abajo de cuatro fases:

- En el **nivel 4**, el superior, disponemos de la ALU completa, vista desde el resto del computador. Recibe como entradas los operandos  $A$  y  $B$ , cada uno de 4 bits, así como la señal de control  $S$ , de 3 bits. Como salida, calcula el resultado  $R$ , de 4 bits.
- En el **nivel 3**, veremos que en realidad la ALU se compone de dos circuitos separados o semiALUs para datos de 4 bits, una de ellas especializada en las operaciones lógicas y la otra, en las aritméticas. En función del valor de  $S$ , se selecciona el resultado solicitado, el lógico o el aritmético.
- En el **nivel 2**, se ve la estructura interna de cada semiALU. En particular, se construirá mediante la repetición y conexión, en su caso, de las miniALUs para datos de 1 bit del nivel 1. El diseño de la semiALU aritmética será diferente, por razones evidentes, del de la semiALU lógica.
- En el **nivel 1**, el inferior, habrá que diseñar una miniALU para datos de 1 bit que realice las cuatro operaciones lógicas. Por otro lado, habrá que crear una segunda miniALU diferenciada de la anterior que realice las cuatro operaciones aritméticas. En ambos casos, las entradas de cada miniALU serán 1 bit de  $A$ , 1 bit de  $B$ , así como los bits de selección  $S$  que se crean necesarios. Como salida, cada miniALU proporciona 1 bit de  $R$ .

Cada vez que bajamos un nivel, estamos aplicando un zum para ver sus componentes con más detalle.

En cada nivel se deberán usar los componentes de niveles inferiores a modo de **caja negra**, es decir, sin mostrar su estructura interna, pero sí indicando explícitamente las entradas y las salidas. Para facilitar la corrección del ejercicio, cada caja negra deberá ir convenientemente nombrada y numerada y deberán indicarse sus entradas y sus salidas.

Para realizar este ejercicio se podrán usar todo tipo de puertas lógicas básicas, así como bloques combinatoriales básicos como multiplexores del tamaño adecuado y sumadores completos de 1 bit (como cajas negras). Habrá que dibujar y explicar cada uno de los niveles de diseño de la ALU. **Justificar todas las decisiones de diseño.**

6. **[Ejercicio de examen]** Se desea diseñar razonadamente y dibujar una unidad aritmético-lógica (ALU) para datos de 4 bits expresados en complemento a 2 ( $A_3A_2A_1A_0$  y  $B_3B_2B_1B_0$ ) que realice las siguientes operaciones:

| $S_1$ | $S_0$ | Operación                                                                                                                          |
|-------|-------|------------------------------------------------------------------------------------------------------------------------------------|
| 0     | 0     | $A + B$ (suma aritmética)                                                                                                          |
| 0     | 1     | $A - B$ (resta aritmética)                                                                                                         |
| 1     | 0     | Activar si $A < B$<br>Si se cumple la desigualdad, el resultado es 0001;<br>en caso contrario, 0000                                |
| 1     | 1     | $A == B$<br>Igualdad bit a bit<br>(si dos bits son iguales, el resultado de ese bit es 1;<br>si son diferentes, el resultado es 0) |

Para realizar este ejercicio se deberán tener en cuenta las siguientes consideraciones:

- El diseño debe ser modular, con lo que habrá que diseñar primero una ALU básica para operandos de 1 bit y particularizarla según la posición que ocupe dicho bit en los operandos  $A$  y  $B$ .
- Se podrán utilizar puertas lógicas auxiliares del tamaño necesario.
- Se podrán utilizar bloques combinacionales auxiliares del tamaño necesario, como decodificadores, multiplexores, sumadores completos, etc.
- Habrá que indicar el valor de las señales de control auxiliares.

Las salidas de la ALU son las siguientes:

- Resultado  $R = R_3R_2R_1R_0$ .
- Indicador de resultado nulo  $Z$  (vale 1 si  $R = 0000$ ; en caso contrario, 0).
- Bit de desbordamiento  $V$  (vale 1 si hay desbordamiento en la suma o en la resta; si no hay desbordamiento en estas operaciones, vale 0; para las otras dos operaciones, siempre es 0).

Se pide:

- Dibujar y explicar cómo sería una **miniALU para datos de 1 bit** que realizara las 4 operaciones posibles.
- Dibujar y explicar cómo habría que enlazar entre sí las 4 miniALUs para conseguir la **ALU completa de 4 bits**.

7. [Ejercicio de examen] Se desea diseñar razonadamente y dibujar una unidad aritmético-lógica (ALU) para datos de 4 bits expresados en complemento a 2 ( $A_3A_2A_1A_0$  y  $B_3B_2B_1B_0$ ) que realice las siguientes operaciones en función de la señal de control  $S = S_2S_1S_0$ :

| $S_2$ | $S_1$ | $S_0$ | Operación                                       |
|-------|-------|-------|-------------------------------------------------|
| 0     | 0     | 0     | $A + B$ (suma aritmética)                       |
| 0     | 0     | 1     | $A - B$ (resta aritmética)                      |
| 0     | 1     | 0     | $A \cdot B$ (producto lógico)                   |
| 0     | 1     | 1     | $A + B$ (suma lógica)                           |
| 1     | 1     | 0     | $\overline{A \cdot B}$ (producto lógico negado) |
| 1     | 1     | 1     | Invierte los bits de A: $A_0A_1A_2A_3$          |

Recordatorio:  $\overline{A \cdot B} = \bar{A} + \bar{B}$

Para realizar este ejercicio se deberán tener en cuenta las siguientes consideraciones:

- El diseño debe ser modular, con lo que habrá que diseñar primero una ALU básica para operandos de 1 bit y particularizarla, si es necesario, según la posición que ocupe dicho bit en los operandos  $A$  y  $B$ .
- Se podrán utilizar puertas lógicas, así como sumadores completos de 1 bit y multiplexores, a modo de caja negra, es decir, sin detallar su estructura interna.
- Se dará prioridad a reutilizar componentes para que puedan realizar más de una operación.
- Habrá que calcular razonadamente el valor de las señales de control de los multiplexores (tabla de verdad y mapa de Karnaugh).
- Para las combinaciones de  $S$  no mencionadas en la tabla, el valor del resultado será 0000.

La única salida de la ALU es la siguiente:

- Resultado  $R = R_3R_2R_1R_0$ .

Se pide:

- Dibujar y explicar cómo sería una **miniALU para datos de 1 bit** que realizara las 6 operaciones posibles. Habrá que indicar y nombrar claramente cuáles son todas y cada una de las entradas y salidas de esta miniALU y escribir el **pseudocódigo** correspondiente.
- Dibujar y explicar cómo habría que enlazar entre sí las 4 miniALUs para conseguir la **ALU completa de 4 bits** y escribir el **pseudocódigo** correspondiente.

8. [Ejercicio de examen] Se desea diseñar razonadamente y dibujar una unidad aritmético-lógica (ALU) para datos de 4 bits expresados en complemento a 2 ( $A_3A_2A_1A_0$  y  $B_3B_2B_1B_0$ ) que realice las siguientes operaciones en función de la señal de control  $S = S_1S_0$ :

| $S_1$ | $S_0$ | Operación                  |
|-------|-------|----------------------------|
| 0     | 0     | $A + B$ (suma aritmética)  |
| 0     | 1     | $A \text{ AND } B$         |
| 1     | 0     | $A - B$ (resta aritmética) |
| 1     | 1     | $A \text{ NOR } B$         |

Recordatorio:  $\overline{A + B} = \bar{A} \cdot \bar{B}$

Para realizar este ejercicio se deberán tener en cuenta las siguientes consideraciones:

- El diseño debe ser modular, con lo que habrá que diseñar primero una ALU básica para operandos de 1 bit y particularizarla, si es necesario, según la posición que ocupe dicho bit en los operandos  $A$  y  $B$ .
- Se podrán utilizar puertas lógicas básicas, sumadores completos de 1 bit y multiplexores de cualquier tamaño, todos estos componentes utilizados a modo de caja negra, es decir, sin detallar su estructura interna.
- Se dará prioridad a reutilizar componentes para que puedan realizar más de una operación.
- Habrá que calcular razonadamente el valor de las señales de control de los multiplexores (tabla de verdad y mapa de Karnaugh, dibujando explícitamente los grupos).
- No será necesario escribir la notación de pseudocódigo correspondiente al circuito.

Las únicas salidas de la ALU son las siguientes:

- Resultado  $R = R_3R_2R_1R_0$ , calculado según la tabla anterior.
- Bit de desbordamiento aritmético  $V$  (se activa cuando corresponda según el resultado de la suma y la resta y vale siempre 0 para las otras dos operaciones).

Se pide:

- Dibujar y explicar cómo sería una **miniALU para datos de 1 bit** que realizara las 4 operaciones posibles. Habrá que indicar y nombrar claramente cuáles son todas y cada una de las entradas y salidas de esta miniALU.
- Dibujar y explicar cómo habría que enlazar entre sí las 4 miniALUs para conseguir la **ALU completa de 4 bits**.

9. [Ejercicio de examen] Se desea diseñar razonadamente y dibujar una unidad aritmético-lógica (ALU) para datos de 4 bits expresados en complemento a 2 ( $A_3A_2A_1A_0$  y  $B_3B_2B_1B_0$ ) que realice las siguientes operaciones en función de la señal de control  $S = S_2S_1S_0$ :

| $S_2$ | $S_1$ | $S_0$ | Operación                                 |
|-------|-------|-------|-------------------------------------------|
| 0     | 0     | 0     | $A - B$ (resta aritmética)                |
| 0     | 0     | 1     | $A \cdot B$ (producto lógico)             |
| 0     | 1     | 0     | $A + B$ (suma lógica)                     |
| 0     | 1     | 1     | Operación prohibida                       |
| 1     | 0     | 0     | $\bar{A} + \bar{B}$ (suma lógica)         |
| 1     | 0     | 1     | $A + B$ (suma aritmética)                 |
| 1     | 1     | 0     | Operación prohibida                       |
| 1     | 1     | 1     | $\bar{A} \cdot \bar{B}$ (producto lógico) |

Para realizar este ejercicio se deberán tener en cuenta las siguientes consideraciones:

- El diseño debe ser modular, con lo que habrá que diseñar primero una ALU básica para operandos de 1 bit y particularizarla, si es necesario, según la posición que ocupe dicho bit en los operandos  $A$  y  $B$ .
- Se podrán utilizar puertas lógicas, así como sumadores completos de 1 bit y multiplexores del tamaño que se necesite. Los multiplexores deberán tener señal enable.
- Siempre que se use un componente a modo de caja negra, será obligatorio indicar los nombres de cada una de sus entradas y salidas.
- Se dará prioridad a reutilizar componentes para que puedan realizar más de una operación.
- Se dará prioridad a utilizar el menor número de componentes y del menor tamaño posible.
- Habrá que calcular razonadamente el valor de las señales de control de los multiplexores utilizados (tabla de verdad y mapa de Karnaugh).
- Para las combinaciones de  $S$  correspondientes a las operaciones prohibidas, la ALU devuelve cero, independientemente de los valores de  $A$  y  $B$ .

Las dos únicas salidas de la ALU son las siguientes:

- El resultado  $R = R_3R_2R_1R_0$ .
- Un bit  $Z$ , que se activa si y solo si  $R$  vale 0.

Se pide:

- Dibujar y explicar cómo sería una **miniALU para datos de 1 bit** que realizara todas las operaciones posibles. Habrá que indicar y nombrar claramente cuáles son todas y cada una de las entradas y salidas de esta miniALU.
- Dibujar y explicar cómo habría que enlazar entre sí las 4 miniALUs para conseguir la **ALU completa de 4 bits**.

10. [Ejercicio de examen] Se desea diseñar **razonadamente** y dibujar una unidad aritmético-lógica (ALU) para datos de 4 bits expresados en complemento a 2 ( $A_3A_2A_1A_0$  y  $B_3B_2B_1B_0$ ) que realice las siguientes operaciones aritméticas en función de la señal de control  $S = S_1S_0$ :

| $S_1$ | $S_0$ | Operación   |
|-------|-------|-------------|
| 0     | 0     | $A + B$     |
| 0     | 1     | $A - B$     |
| 1     | 0     | $A - B - 1$ |
| 1     | 1     | $A + 1$     |

Para realizar este ejercicio se deberán tener en cuenta las siguientes consideraciones:

- El diseño debe ser **modular**, con lo que habrá que diseñar primero una ALU básica para operandos de 1 bit y particularizarla, si es necesario, según la posición que ocupe dicho bit en los operandos  $A$  y  $B$ .
- Se podrán utilizar puertas lógicas, así como sumadores completos de 1 bit y multiplexores del tamaño que se necesite. Los multiplexores deberán tener señal **enable**.
- Siempre que se use un componente a modo de caja negra, será **obligatorio** indicar los nombres de cada una de sus entradas y salidas.
- Se dará prioridad a **reutilizar componentes** para que puedan realizar más de una operación.
- Se dará prioridad a utilizar el **menor número de componentes y del menor tamaño posible**.
- Habrá que calcular **razonadamente** el valor de las señales de control de los multiplexores utilizados (tabla de verdad y mapa de Karnaugh).

La **única** salida de la ALU es la siguiente:

- Resultado  $R = R_3R_2R_1R_0$ .
- En caso de producirse un resultado erróneo por desbordamiento, se ignorará este hecho y no se indicará de ninguna manera.

Se pide:

- Dibujar y explicar cómo sería una **miniALU para datos de 1 bit** que realice todas las operaciones posibles. Habrá que indicar y nombrar claramente cuáles son todas y cada una de las entradas y salidas de esta miniALU.
- Dibujar y explicar cómo habría que enlazar entre sí las 4 miniALUs para conseguir la **ALU completa de 4 bits**.